(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開2000-124156

(P2000-124156A)

(43)公開日 平成12年4月28日(2000.4.28)

	40 D100 DE	FI		テーマコード(参考)
(51) Int.Cl. [†]	練別記号	HOIL	21/288 Z	4K022
HOIL	21/288			4M104
. C 2 3 C	18/16	C23C	10/10	
H011.	21/68	H01L	· 21/68 A	5 F 0 3 1

審査請求 未請求 請求項の数4 OL (全 7 頁)


(21)出國番号	特顯平 10-289273	(71)出版人 000002185 ・ ソニー株式会社
(22)出東日	平成10年10月12日 (1998, 10, 12)	東京都品川区北品川6丁目7番35号 (72)発明者 池田 智 東京都品川区北品川6丁目7番35号 ソニー株式会社内 (72)発明者 監制 秀憲 東京都品川区北品川6丁目7番35号 ソニー株式会社内
		Fターム(参考) 4K022 AA05 AA41 BA08 DA01 DB15 EA01 EA04 4M104 BB04 DD52 D053 DD79 5F031 CA02 FA01 FA12 GA44 MA23 MA25 MA28 MA30 NA04

(54) 【発明の名称】 半導体製造装置

(57)【要約】

【課題】 本発明は、メッキ法により金属膜を成膜する 半導体製造装置において、高い処理能力を達成すると共 にその省スペース化を実現することができる半導体製造 装置を提供することを目的とする。

【解決手段】 搬送ユニット12の周囲に、ロード用のカセットステージ13、メッキ前洗浄槽14、無電解メッキ法により半導体基体にCu膜を成膜する無電解メッキ槽15、メッキ後洗浄槽16、半導体基体に成膜されたCu膜の熱処理を行う熱処理炉17、アンロード用のカセットステージ18が順に配置されている。このため、無電解メッキ槽15において無電解メッキ法によりCu膜が成膜された後、後洗浄を経て、熱処理炉17において温度100℃、10分間の熱処理が行われ、無電解メッキの際にCu膜に取り込まれた様々な添加剤等の不純物が除去される一連の処理が同一装置内において連続的に行われる。



11・・・搬送アーム

12・・・微送ユニット

13・・・ロード用のカセットステージ

14・・・メッキ前洗浄槽

15・・・無電解メッキ権

16・・・メッキ後洗浄標

17・・・熱処理炉

18・・・アンロード用のカセットステージ

P.03/65

特開2000-124156

(Z)

【特許請求の範囲】

【請求項 1 】 メッキ法により金属膜を成膜する半導体 製造装置であって.

無電解メッキ槽と熱処理炉が配置されていることを特徴 とする半導体製造装置。

【請求項2】 メッキ法による成膜を行う半導体製造装 置であって、

無電解メッキ権と熱処理炉と電解メッキ槽が配置されて いることを特徴とする半導体製造装置。

[請求項3] 請求項1又は2に記載の半導体製造装置 10 において、

半導体基体を撤送する搬送手段が具備されていることを 特徴とする半導体製造装置。

【請求項4】 請求項3記載の半導体製造装置におい て、

前記搬送手段が、前記半導体基体を不活性ガス雰囲気中 において搬送することを特徴とする半導体製造装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体製造装置に係 20 り、特にメッキ法により金属膜を成膜する半導体製造装 置に関するものである。

[0002]

【従来の技術】LSI(大規模集積回路)の商速化が進 行する中で、配線抵抗を低減するために配線材料をAl (アルミニウム) からCu(銅)に置き換える開発が進 められている。現状のAI配線は、平坦な半導体基体上 にAI膜を成膜した後、このAI膜をRIE(Reactive Ion Etching:反応性イオンエッチング)を用いてバタ ーニングすることにより形成される。従って、C u 配線 30 を形成する場合も、A 1配線と同様に、半導体基体上へ のCu膜の成膜工程とその後のRIEによるパターニン グ工程を用いることが考えれるが、現状においては、C u膜のR I E技術が確立されていないという問題があ

[0003] との問題を克服する手法として、デュアル ダマシンプロセスがある。これは、半導体基体上の層間 絶縁膜に接続孔及び配線溝を形成し、更に半導体基体全 面にCu膜を成膜し、このCu膜によって接続孔及び配 線溝を埋め込んだ後、層間絶縁膜上のCu膜をCMP (Chemical Mechanical Polishing : 化学機械的研磨) 処理により除去して、接続孔及び配線溝に埋め込まれた Cu配線を実現するプロセスである。

【0004】 このデュアルダマシンプロセスにおけるC u膜の成膜方法としては、スパッタ法とリフロー法を組 み合わせる方法、CVD(Chemical Vapor Deposition : 気相成長) 法、メッキ法等が主に挙げられる。各成 膜方法の長所、短所を以下に述べる。

【0005】先ず、スパッタ法とリフロー法を組み合わ せる方法は、成膜したCu膜の接続孔及び配線簿におけ 50 を行ったうえで、電解メッキ法を用いてCu膜を成膜

るカバレッジが良好でなく、Cu膜のリフロー時に接続 孔及び配線港の上部においてブリッジが生じて、Cu 核 によって埋め込まれた接続孔及び配線溝の内部にボイド が残存し易いという欠点がある。

【0006】また、CVD法は、スパッタ法とリフロー 法を組み合わせる方法と比較して、優れた埋め込み能力 をもっているが、ガスソースのコストが高くなるという 欠点の他、Cu膜の成膜速度が遅いために接続孔及び配 練溝を埋め込むのに長時間を要して現実の製造プロセス に組み込むには生産性が低いという欠点がある。更にま た、チャンパ内壁に成膜されたCu膜をクリーニングす る方法に関して、ガスクリーニング又はプラズマクリー ニング等のドライプロセスによるクリーニングする方法 が未だ確立されていないという問題もある。

【0007】また、メッキ法には、無電解メッキ法と電 解メッキ法がある。このうち、一方の電解メッキ法にお いては、カソード電極とCuを析出させる下地膜が必要 となり、一般に両者を兼用する目的でシードCu 膜が用 いられる。このシードCu膜の成膜方法としては、スパ ッタ法、CVD法、無電解メッキ法があるが、シードC u膜の形状が電解メッキ後の埋め込み形状に影響するた め、スパッタ法よりもカバレッジが優れているC V D 法 や無電解メッキ法が注目されている。他方の無電解メッ キ法においては、メッキ液に添加した還元剤によってC u 膜が半導体基体表面に析出されるため、電解メッキ法 と異なりカソード電極が不要となる。そのため、シード 膜を形成する工程が不要となる。

【0008】以上のことから、Cu膜の成膜方法として は無電解メッキ法が最も好ましいように思われるが、無 電解メッキ法で析出したCu膜には界面活性剤や湿元剤 といった様々な添加剤等の不純物が多く取り込まれる。 Cのことは、C u 配線の抵抗や信頼性と強い関係にある Cu膝の配向性の観点から好ましくない。そのため、無 電解メッキ法によってシードCu膜を形成した後、Cu 膜への不純物の取り込みが少ない電解メッキ法により接 統孔及び配線溝を埋め込むプロセスが有望視されてい る。

[0009]

【発明が解決しようとする課題】上記の経緯から、近年 **においては、無電解メッキ法や電解メッキ法を用いるブ** ロセス開発が急激に発展してきた。但し、無電解メッキ 法を用いて形成されたCu膜には、前述したように、様 々な添加剤等の不純物が取り込まれている。この影響に より、その後に電解メッキ法を用いて成膜した不純物の 取り込みが少ないCu膜によって接続孔及び配線溝を埋 め込んでも、ボイド等の埋め込み不良が生じる可能性が 非常に高い。そのため、無電解メッキ法を用いてシード Cu膜を形成した後に、このシードCu膜に取り込まれ ている様々な添加剤等の不純物を除去するための熱処理

P.04/65

特開2000-124156

(3)

し、接続孔及び配線溝を埋め込むプロセスが考えられ **٥.**

【0010】ところで、とのような無電解メッキ法と電 解メッキ法を組み合わせてCu膜を成膜するプロセスを 実現する際に使用する半導体製造装置としては、無電解 メッキ装置、電解メッキ装置、及び熱処理装置が必要で あるが、これらの半導体製造装置はそれぞれ別々の装置 であるため、各々の装置を導入するために必要なスペー スを如何に小さくするか、また各々の装置において要す る作業時間及び各々の装置間の半導体基体の搬送時間を 10 如何に短縮するかが課題となっていた。

【0011】そとで、本発明は上記課題を解決するため になされたものであり、メッキ法により金属膜を成膜す る半導体製造装置において、高い処理能力を達成すると 共にその省スペース化を実現することができる半導体製 造装置を提供するととを目的とする。

[0012]

【課題を解決するための手段】上記課題は、以下の本発 明に係る半導体製造装置により達成される。即ち、請求 項1に係る半導体製造装置は、メッキ法により金属膜を 成膜する半導体製造装置であって、無電解メッキ槽と熱 処理炉が配置されていることを特徴とする。このように 請求項1に係る半導体製造装置においては、無電解メッ 中槽と熱処理炉が同一装置内に配置されていることによ り、これら無電解メッキ槽及び熱処理炉の各ユニットが それぞれ別々の装置としてレイアウトされる場合と比較 すると、全体として省スペース化される。また、無超解 メッキによる成膜とその後の熱処理が同一装置内におい て連続して行われるため、処理能力が高まり、スループ ットが向上する。

【0013】また、請求項2に係る半導体製造装置は、 メッキ法により金属膜を成膜する半導体製造装置であっ て、無国解メッキ相と熱処理炉と電解メッキ相が配置さ れていることを特徴とする。このように請求項2に係る 半導体製造装置においては、無電解メッキ槽と熱処理炉 と電解メッキ棺が同一装置内に配置されていることによ り、これら無電解メッキ槽、熱処理炉、及び電解メッキ 楮の各ユニットがそれぞれ別々の装置としてレイアウト される場合と比較すると、全体として省スペース化され る。また、無電解メッキによる金属膜の成膜とその後の 熱処理と更に電解メッキによる金属膜の成膜が同一装置 内において連続して行われるため、処理能力が高まり、 スループットが向上する。

【0014】また、請求項3に係る半導体製造装置は、 上記請求項1又は2に係る半導体製造装置において、半 導体基体を搬送する搬送手段が具備されている構成とす ることにより、各ユニット間における半導体基体の移動 がスムーズになされるため、スループットが向上する。 【0015】また、請求項4に係る半導体製造装置は、 上記請求項3に係る半導体製造装置において、搬送手段 50

が半導体基体を不活性ガス雰囲気中において搬送する構 成とすることにより、一速の処理の前後における半導体 基体が大気に暴露されるととがなくなるため、メッキ法 により成蹊した金属蹊が酸化されたり、汚染されたりす ることが防止され、金属膜の品質及び信頼性が向上す る。また、無電解メッキにより成膜した金属膜の熱処理 後に更に電解メッキによる金属膜の成膜を行う場合に は、この電解メッキ直前に金属膜表面に形成された酸化 膜を除去する工程が不要となるため、電解メッキによる 金属膜の成膜工程が簡略化される。

[0016]

20

40

[発明の実施の形態]以下、添付図面を参照しながら、 本発明の実施の形態を説明する。

(第1の実施形態) 本発明の第1の実施形態に係る半導 体製造装置は、無電解メッキ槽と無処理炉が隣接して配 置され、半導体基体を搬送する搬送系を用いて無電解メ ッキによる金属膜の成膜とその後の熱処理が同一装置内 において連続して行われるようになっている点に特徴が ある。

【0017】図しに本実施形態に係る半導体製造装置を 示す。この図1に示されるように、本実施形態に係る半 導体製造装置においては、処理対象である半導体基体を 搬送する搬送アーム 1 1 を備えた搬送ユニット 1 2 の周 囲に、一連の処理が行われる前の半導体基体をセットす るロード用のカセットステージ13、半導体基体のメッ キ前洗浄と無電解メッキのための前処理を行うメッキ前 洗浄槽14、無電解メッキ法により半導体基体にCu膜 を成膜する無電解メッキ槽15、半導体基体上に残存す るメッキ液を除去する後洗浄と乾燥を行うメッキ後洗浄 槽18、半導体基体に成膜されたCu膜の熱処理を行う 熱処理炉17、これら一連の処理が終了した後の半導体 基体をセットするアンロード用のカセットステージ18 が、順に配置されている。

【0018】次に、図1の半導体製造装置を用いて配線 用のCu膜を成膜するプロセスを説明する。先ず、層間 絶縁膜に接続孔及び配線溝が形成されている半導体基体 をロード用のカセットステージ13にセットする。この ロード用のカセットステージ13にセットされた半導体 基体は、搬送ユニット12の搬送アーム11によりメッ 牛前洗浄槽14に搬送される。そしてこのメッキ前洗浄 槽14において、半導体基体のメッキ前洗浄と無電解メ ッキのための前処理が行われる。

【0019】 この無電解メッキのための前処理が終了し た半導体基体は、撤送ユニット12の搬送アーム11に より無電解メッキ槽15に搬送される。そしてとの無電 解メッキ補15において、無電解メッキ法によりCu膜 が成膜され、とのCu膜によっ半導体基体の接続孔及び 配線溝が埋め込まれる。

【0020】との無電解メッキが終了した後、Cu膜が 成膜された半導体基体は、搬送ユニット12の搬送アー

(4)

特開2000-124156

ム11によりメッキ後洗浄槽16に搬送される。そして このメッキ後洗浄槽16において、半導体基体上に残存 するメッキ液を除去する後洗浄及び乾燥が行われる。

5.

[0021] この後洗浄及び乾燥の後、接続孔及び配線 溝にCu膜が埋め込まれた半導体基体は、搬送ユニット 12の搬送アーム11により熱処理炉17に搬送され る。そしてこの熱処理炉17において、温度100℃、 10分間の熱処理が行われ、無電解メッキによる成膜の 際にCu膜に取り込まれた様々な添加剤等の不純物が除 去される。この熱処理の終了後、様々な添加剤等の不純 物が除去されたCu膜によって接続孔及び配線溝が埋め 込まれた半導体基体は、搬送ユニット12の搬送アーム 11によりアンロード用のカセットステージ18に搬送 まれる。

【0023】以上のように本実施形態に係る半導体製造 装置によれば、搬送ユニット12の周囲に、メッキ前洗 浄槽14、無電解メッキ槽15、メッキ後洗浄槽16、 熱処理炉17等のユニットが順に配置されていることに より、これらの各ユニットがそれぞれ別々の装置として レイアウトされる場合と比較すると、全体としては省ス ペース化を実現することができる。

【0024】また、搬送ユニット12の搬送アーム11 により隣接するユニット間における半導体基体のスムー 30 ズな移動を実現して、無電解メッキ槽15におけるCu 膜の成膜とその後の熱処理炉17における熱処理を連続して行うことが可能になるため、処理能力を高めて、スループットを向上させることができる。

【0025】(第2の実施形態)本発明の第2の実施形態に係る半導体製造装置は、上記第1の実施形態における無電解メッキ槽と熱処理炉に加えて、電解メッキ槽が隣接して配置され、半導体基体を搬送する搬送系を用いて無電解メッキによる金属膜の成膜とその後の熱処理と更に電解メッキによる金属膜の成膜が同一装置内におい 40 て連続して行われるようになっている点に特徴がある。

【0028】図2に本実施形態に係る半導体製造装置を示す。この図2に示されるように、本実施形態に係る半導体製造装置においては、処理対象である半導体基体を搬送する搬送アーム21を備えた搬送ユニット22の周囲に、一連の処理が行われる前の半導体基体をセットするロード用のカセットステージ23、半導体基体のメッキ前洗浄、無電解メッキのための前処理、無電解メッキ法によるCu膜の成膜、及び残存するメッキ液を除去する後洗浄や乾燥を行う無電解メッキ槽24、半導体基体 50

に成膜されたC u 膜の熱処理を行う熱処理炉 2 5、半導体基体のメッキ前洗浄、電解メッキのための前処理、電解メッキ法によるC u 膜の成膜、及び残存するメッキ液を除去する後洗浄や乾燥を行う 2 つの電解メッキ槽 2 8、これら一連の処理が終了した後の半導体基体をセットするアンロード用のカセットステージ 2 7 が、順に配置されている。

[0027]なお、ここで、電解メッキ相26が2つ設置されているのは、この電解メッキ相26における電解メッキ法によるCu膜の成膜速度が相対的に遅いため、返解メッキ相26の数を増やして並行処理を行えるようにして、半導体製造装置全体としてのスループットの向上を図るためである。

【0028】次に、図2の半導体製造装置を用いて配線用のCu膜を成膜するプロセスを説明する。先ず、層間絶縁膜に接続孔及び配線機が形成されている半導体基体をロード用のカセットステージ23にセットする。このロード用のカセットステージ23にセットされた半導体基体は、搬送ユニット22の搬送アーム21により無電解メッキ槽24に搬送される。そしてこの無電解メッキ槽25において、半導体基体のメッキ前洗浄と無電解メッキでための前処理が行われた後、無電解メッキ法によりシードCu膜が成膜される。更に、その後、半導体基体上に残存するメッキ液を除去する後洗净及び乾燥が行われる。

[0029] この無電解メッキが終了した後、シードC 山膜が成膜された半導体基体は、搬送ユニット22の搬送アーム21により熱処理炉25に搬送される。そしてこの熱処理炉25において、温度100°C、10分間の熱処理が行われ、無電解メッキによる成膜の際にシードCu膜に取り込まれた様々な添加剤等の不純物が除去される。

【0030】 この熱処理の終了後、様々な添加削等の不純物が除去されたシードC u 膜が成膜された半導体基体は、搬送ユニット22の搬送アーム21により電解メッキ槽26に搬送される。そしてこの電解メッキ槽26において、半導体基体のメッキ前洗浄と電解メッキのための前処理が行われた後、電解メッキ法によりC u 膜が成膜され、このC u 膜によっ半導体基体の接続孔及び配線機がシードC u 膜を介して埋め込まれる。更に、その後、半導体基体上に残存するメッキ液を除去する後洗浄及び乾燥が行われる。この電解メッキが終了した後、接続孔及び配線溝にシードC u 膜を介してC u 膜が埋め込まれた半導体基体は、搬送ユニット22の搬送アーム21によりアンロード用のカセットステージ27に搬送される。

【0031】とのように図2の半導体製造装置においては、無電解メッキ法により半導体基体にシードCu膜が成膜された後、その際にシードCu膜に取り込まれた様々な添加剤等の不純物が熱処理によって除去され、更に

特開2000-124156

(5)

電解メッキ法により半導体基体の接続孔及び配線溝をシ ードCu膜を介して埋め込むシードCu膜が成膜され る。そして、その後、CMP処理により層間絶縁膜上の Cu腹及びシードCu膜が除去されて、接続孔及び配線 溝にシードCu 膜を介して埋め込まれたCu 配線が実現 される.

【0032】以上のように本実施形態に係る半導体製造 装置によれば、搬送ユニット22の周囲に、無電解メッ キ槽24、熱処理炉25、電解メッキ槽26等のユニッ トがそれぞれ別々の装置としてレイアウトされる場合と 比較すると、全体としては省スペース化を実現すること がてきる。

【0033】また、搬送ユニット22の搬送アーム21 により隣接するユニット間における半導体基体のスムー ズな移動を実現し、無電解メッキ槽24におけるシード Cu 膜の成膜とその後の熱処理炉25における熱処理と 更に電解メッキ櫓26におけるCu膜の成膜を連続して 行うととが可能になるため、処理能力を高めて、スルー プットを向上させることができる。

【0034】(第3の実施形態)本発明の第3の実施形 態に係る半導体製造装置は、上配第2の実施形態におけ る無電解メッキ槽と熱処理炉と電解メッキ槽に加えて、 これらの各ユニット及び搬送系の雰囲気を不活性ガス第 囲気とするガス系が設置され、各ユニットでの処理の前 後における半導体基体の搬送が不活性ガス雰囲気中にお いてなされるようになっている点に特徴がある。

【0035】図3に本実施形態に係る半導体製造装置を 示す。この図3に示されるように、本実施形態に係る半 導体製造装置においては、処理対象である半導体基体を 30 搬送する搬送アーム31を備えた搬送ユニット32の周 囲に、一連の処理が行われる前の半導体基体をセットす るロード用のカセットステージ33、半導体基体のメッ 牛前洗浄、無電解メッキのための前処理、無電解メッキ 法によるCu膜の成膜、及び残存するメッキ液を除去す る後洗浄や乾燥を行う無電解メッキ槽34、半導体基体 に成膜されたCu膜の熱処理を行う熱処理炉35、半導 体基体のメッキ前洗浄、電解メッキのための前処理、電 解メッキ法によるCu膜の成膜、及び残存するメッキ液 を除去する後洗浄や乾燥を行う2つの電解メッキ槽3 6、これら一連の処理が終了した後の半導体基体をセッ トするアンロード用のカセットステージ37が、欄に配 置されている。

【0036】なお、ここで、電解メッキ槽38が2つ設 置されているのは、上記第2の実施形態の場合と同様 に、電解メッキ法によるCu膜の成膜速度が相対的に遅 い電解メッキ槽28の数を増やして並行処理を行えるよ うにして、半導体製造装置全体としてのスループットの 向上を図るためである。

[0037] そして、とれらの搬送ユニット32、ロー 50 膜を介して埋め込まれる。更に、その後、半導体基体上

ド用のカセットステージ33、無電解メッキ槽34、熱 処理炉35、2つの電解メッキ槽36、及びアンロード 用のカセットステージ37の各ユニットは、それぞれゲ ートバルブ (図示せず) によって仕切られていると共 に、これら各ユニットに不活性ガスとしての窒素ガスを 供給するための窒素ガスライン38と各ユニット内の気 体を外部に排出するための排気ライン39が接続されて いる。

【0038】次に、図3の半導体製造装置を用いて配線 トが順に配置されていることにより、これらの各ユニッ 10 用のCu膜を成膜するプロセスを説明する。先ず、層間 絶縁肢に接続孔及び配線溝が形成されている半導体基体 をロード用のカセットステージ33亿セットする。この ロード用のカセットステージ33亿セットされた半導体 基体は、撤送スニット32の搬送アーム31により無電 解メッキ槽34に搬送される。そしてこの無電解メッキ 槽35において、半導体基体のメッキ前洗浄と無電解メ ッキのための前処理が行われた後、無電解メッキ法によ りシードCu膜が成膜される。更に、その後、半導体基 体上に残存するメッキ液を除去する後洗浄及び乾燥が行 20 われる。

> 【0039】との無電解メッキが終了した後、シードC u 膜が成膜された半導体基体は、搬送ユニット32の機 送アーム31により熱処理炉35に搬送される。このと き、無電解メッキ槽35、搬送ユニット32、及び熱処 理炉35の雰囲気は、窒素ガスライン38から供給され た窒素ガスによって充填され、大気は窒累パージされて いることから、半導体基体が大気に暴露されることはな い。このため、無電解メッキ法により成膜されたシード Cu膜が酸化されたり、ダスト等で汚染されたりすると とは防止され、数十ヵmと非常に薄い無電解メッキ膜で あるシードCu膜の信頼性が保持される。

[0040] そして熱処理炉35において、温度100 で、10分間の熱処理が行われ、無電解メッキによる成 膜の際にシードCu膜に取り込まれた様々な添加剤等の 不純物が除去される。

[0041]との熱処理の終丁後、様々な添加剤等の不 純物が除去されたシードCu膜が成膜された半導体基体 は、搬送ユニット32の搬送アーム31により電解メッ キ槽36に搬送される。とのときも、熱処理炉35、搬 40 送ユニット32、及び電解メッキ槽36の雰囲気は、窒 素ガスライン38から供給された實素ガスによって充填 され、大気は窒素パージされていることから、半導体基 体が大気に暴露されることはない。このため、熱処理後 のシードCu膜が酸化されたり、ダスト等で汚染された りすることは防止される。

【0042】そして電解メッキ槽36において、半導体 基体のメッキ前洗浄と電解メッキのための前処理が行わ れた後、電解メッキ法によりCu膜が成膜され、このC u 膜によっ半導体基体の接続孔及び配線溝がシードC u

(6)

特開2000-124156

10

に残存するメッキ液を除去する後洗浄及び乾燥が行われる。なお、この電解メッキ工程では、前述したように窒素ガスライン38から供給された窒素ガスによって大気が窒素パージされ、シードCu膜の酸化が防止されているため、電解メッキのための前処理における酸化膜の除去が不要となり、工程の簡略化が図られる。

g.

【0043】この電解メッキが終了した後、接続孔及び配線溝にシードCu膜を介してCu膜が埋め込まれた半導体基体は、撤送ユニット32の搬送アーム31によりアンロード用のカセットステージ37に搬送される。とのときも、電解メッキ稿36、搬送ユニット32、及びアンロード用のカセットステージ37の雰囲気は、窒素ガスライン38から供給された窒素ガスによって充填され、大気は窒素パージされていることから、半導体基体が大気に暴露されることはない。このため、電解メッキ法により成膜されたCu膜が酸化されたり、ダスト等で汚染されたりすることは防止され、Cu膜の信頼性が保持される。

【0044】 このように図3の半導体製造装置においては、無電解メッキ法により半導体基体にシードC u 膜が成膜された後、その際にシードC u 膜に取り込まれた様々な添加剤等の不純物が熱処理によって除去され、更に電解メッキ法により半導体基体の接続孔及び配線溝をシードC u 膜を介して埋め込むシードC u 膜が成膜されるが、これら一連の処理を行う各ユニット及び撤送ユニット32の雰囲気が窒素ガスライン38から供給された窒素ガスによって充填されているため、処理前後における半導体基体が大気に暴露されることがないようになっている。そして、その後、CMP処理により層間絶縁膜上のC u 膜及びシードC u 膜が除去されて、接続孔及び配線溝にシードC u 膜を介して埋め込まれたC u 配線が実現される。

【0045】以上のように本実施形態に係る半導体製造装置によれば、上記第2の実施形態の場合と同様に、撤送ユニット32の周囲に、無電解メッキ槽34、熱処理炉35、電解メッキ槽36等のユニットが順に配置されていることにより、省スペース化を実現することができる。また、搬送ユニット32の搬送アーム31により隣接するユニット間における半導体基体のスムーズな移動を実現して、無電解メッキ槽34におけるシードCu廢の成膜とその後の熱処理炉35における熱処理と更に電解メッキ槽36におけるCu庭の成膜を連続して行うことが可能になるため、処理能力を高めて、スルーブットを向上させることができる。

[0046] 更に、これら一連の処理を行う各ユニット 及び搬送ユニット32の雰囲気が窒素ガスライン38か ち供給された窒素ガスによって充填され、処理前後の半 導体基体が大気に暴露されることがないため、シードC u 膜及びC u 腹の酸化や汚染を防止してその信頼性を保 持することができると共に、酸化膜の除去を不要として 50

工程の簡略化を実現することができる。

【0047】なお、上記第1~第3の実施形態においては、メッキ槽、熱処理炉等を搬送ユニットの周囲に配置しているが、こうした配置方法に限定されるものではなく、例えばメッキ槽、熱処理炉等を直線的に配列して、各ユニット間にそれぞれ搬送ユニットを設置する等、種々の配置方法が考えられる。また、メッキ槽、熱処理炉等の処理方式として、枚葉処理式の場合を示しているが、本方式に限定されることなく、例えばバッチ処理方式や、バッチ処理方式と枚葉処理方式とを組み合わせた方式であっても、本発明の主旨を逸脱しない範囲ないであれば適宜変更可能である。

[0048]

【発明の効果】以上、詳細に説明した通り、本発明に係る半導体製造装置によれば、次のような効果を奏することができる。即ち、請求項1に係る半導体製造装置によれば、無電解メッキ槽と熱処理炉が同一装置内に配置されていることにより、全体として省スペース化することができる。また、無電解メッキによる成譲とその後の熱処理が同一装置内において連続して行うことが可能になるため、処理能力が高まり、スルーブットを向上させることができる。

[0049]また、請求項2に係る半導体製造装置によれば、無電解メッキ槽と熱処理炉と電解メッキ槽が同一装置内に配置されていることにより、全体として省スペース化することができる。また、無電解メッキによる金属膜の成膜とその後の熱処理と更に電解メッキによる金属膜の成膜が同一装置内において連続して行うことが可能になるため、処理能力が高まり、スループットを向上させることができる。

【0050】また、請求項3に係る半導体製造装置によれば、上記請求項1又は2に係る半導体製造装置において、半導体基体を搬送する搬送手段が具備されていることにより、各ユニット間における半導体基体の移動をスムーズにすることが可能になるため、処理能力が高まり、スルーブットを向上させることができる。

【0051】また、請求項4に係る半導体製造装置によれば、上記請求項3に係る半導体製造装置において、搬送手段が半導体基体を不活性ガス雰囲気中において搬送することにより、半導体基体が大気に暴露されることがなくなり、成隣した金属膜の酸化や汚染が防止されるため、金属膜の品質及び信頼性を向上させることができる。また、無電解メッキにより成蹊した金属膜の熱処理後に更に電解メッキによる金属膜の成膜を行う場合には、この電解メッキ直前の酸化膜除去が不要となるため、電解メッキ工程を簡略化することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体製造装置 を示す模式図である。

0 【図2】本発明の第2の実施形態に係る半導体製造装置

(7)

特開2000-124156

IJ

を示す模式図である。


【図3】本発明の第3の実施形態に係る半導体製造装置 を示す模式図である。

【符号の説明】

11…搬送アーム、12…搬送ユニット、13…ロード 用のカセットステージ、14…メッキ前洗浄槽、15… 無電解メッキ槽、16…メッキ後洗浄槽、17…熱処理 炉、18…アンロード用のカセットステージ、21…搬*

*送アーム、22…搬送ユニット、23…ロード用の力セ ットステージ、24…無電解メッキ槽、25…熱処理 炉、26…電解メッキ槽、27…アンロード用のカセッ トステージ、31…搬送アーム、32…搬送ユニット、 33…ロード用のカセットステージ、34…無電解メッ キ槽、35…熱処理炉、36…電解メッキ槽、37…ア ンロード用のカセットステージ、38…窒素ガスライ ン、38…排気ライン。

【図1】



11・・・搬送アーム

12・・・搬送ユニット

13・・・ロード用のカセットステージ

14・・・メッキ前洗浄槽


15・・・無電解メッキ情

15・・・メッキ後洗浄槽

17・・・熱処理炉

18・・・アンロード用のカセットステージ

【図2】



[図3]

